内容简介:
本书以Xilinx公司的Vivado FPGA设计套件为基础，以Xilinx大学计划（Xilinx University Program，XUP）的Artix-7板卡为硬件平台，将数字逻辑设计与硬件描述语言Verilog HDL相结合，循序渐进地介绍了基于Xilinx Vivado的数字逻辑实验的基本过程和方法。 本书主要内容包括硬件开发平台介绍、软件平台介绍、FPGA设计实例、组合逻辑电路实验、时序逻辑电路实验、数字逻辑设计和接口实验及数字逻辑综合实验。书中包含大量的设计实例，内容翔实、系统、全面。
